EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

07235618

PUBLICATION DATE

05-09-95

APPLICATION DATE

25-02-94

APPLICATION NUMBER

: 06027079

APPLICANT: MITSUI TOATSU CHEM INC;


INVENTOR: HOSHINO TATSUMI:

INT.CL.

H01L 23/12

TITLE

SEMICONDUCTOR PACKAGE



ABSTRACT: PURPOSE: To provide a low-priced semiconductor package which can be coped with the increase in number of terminals and also on which conventional technique can be used on a printed substrate.

> CONSTITUTION: A metal base substrate 25, having a patterned copper foil layer 14, is formed on a metal plate 12 through the intermediary of an insulating layer 13, a flange part 16 is formed on the circumference of an aperture part 15 by conducting bending and drawing operations on the above-mentioned metal base substrate 25, and a plurality of protruding parts 17 are provided on the flange part 16. One end of the copper foil layer 14. having a wiring pattern, is exposed to the protruding part 17, and the other end is formed into an inner lead part against a semiconductor integrated circuit element 11. When this semiconductor package 10 is surface-mounted on a printed substrate, the protruding part 17 and the pad on the substrate are corresponded with each other and they are connected by reflow soldering.

COPYRIGHT: (0:1995,JPO)

(19:0本国特) (17:17) (12:12) 公開特許公報(A)

- 11-特許出願公開番号

特開平7-235618

(42)公第日 平成7年(1995) 9月5日

(51: Int.

識切記号 疗内指理番号

技術表示實所

H 0 H L 23 12

H 0 1 L 23/ 12 L

審査請求 未請求 請求項の数8 (0) (全 9 頁)


(21)出順番号	特願平6-27079	(71)出願人	000000:126	
			三并東圧化学株式会社	
(22)出順日	平成6年(1994)2月25日		東京都千代田区霞が関三丁目2番5号	
		(72)発明者	永峰一邦浩	
			神奈川県横浜市栄区笠間町1190番地 三井	
			東圧化学株式会社内	
		(72)発明者	高橋、清一	
			神奈川県横浜市栄区笠間町1190番地 三井	
			東圧化学株式会社内	
		(72)発明者	石垣 恭市	
			神奈川県横浜市栄区笠間町1190番地 三井	
			東圧化学株式会社内	
		(74)代理人	<u> 弁理士 著林 忠</u>	
			暴終百二数く	

(54)【発明の名称】 多端子半導体バッケージ

457 【要約】

【目的】端子数の増加に対応でき、ゴッシト基板への従 末からの表面実装技術が使用できる。 集価な多端子半導 体のセケージを提供する。

【構成】金属板12上に絶縁層18を介して回路加口さ れた銅箔層14を有する金属ペース基板25を用し、こ の金属ペース基板ともに折り曲げ加工や絞り加工を施し て関口面 1 5の周縁につば部 1 6を有した形状とし、つ は部16に複数の突起部17を設ける。配線パターンに 回路加工された銅箔層14の一端が突起部17に露出す るようにも、他職が半導体集積回路業子11に対するイ



【特許請求の範囲】

【請求項1】 - 銅箔層と金属板とが絶縁層を介して積層 されかり前記録階層に回路加工が行なわれた金属ペース 基板を用い、前記金属ペース基拠に折り曲げ加工あるい は絞り加山を行なうことによりてば部を備えた形状とさ れた立体印刷基板により構成される、半導体素子搭載用 の多端子半導体バッケージにおいて、

前記には部面上に複数の突起部が設けられ、前記回路加 工された銅箔層の一端側が前記決起部の表面に露出し、 記突起部との電気的接続に使用されることを特徴とする。 多端子半導体パッケージ。

【請求項で】 前記各揆起部の頂点が同一平面に対して 実質的に接するように、前記各向起部が配置されている 請求項1に記載の多端子半導体バッケージ。

【請求項3】 前記突起部の形性が生球状である請求項 1 または2に記載の多端子半導体パッケージ

【請求項4】 前記突起部の形式が錐状または角柱状で ある請求項1または2に記載の半導体ペッケージ。

あり、その風曲部の曲率半径がり、1mm以上5mm以 下である請求項1ないし4いずれか1項記載の半導体パ ッケージ。

【請水項6】 前記漢起部の頂点近傍の曲率半径がり 1 mm以上 2 mm以下である請求項 3 に記載の半導体バ

【請求項7】 前記絶縁層が、伸び率が3.0%以上であ りかつガラス転移温度が160℃以上350℃以下であ る熱可塑性ポリイミドで構成されている。請求項1ない しらいずれか1項に記載されている半導体バッケージ。 【請求項8】 前記突起部が、つば部の外周端よりり

0.5 mm以上離れ、かつ個々の策起部が各々0.1 mm 以上離れて生成されている請求項1ないしていずれか? 項に記載の半導体パッケージ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路素子用 の半導体パッケージに関し、特に、半導体集積回路差子 に対して電気的に接続されたアウターリード部分がパッ 一ジに関する。

[0002]

【従来の技術】集積回路用の半導体パッターごとして は、DIP(Dual In-line Package)など各種のものがあ るが、外部端子数の多いこSI用の半導体パッケージと して、コラットペッセージの1種であるQFP(Quad F. at Package)や、関チに示すようなPGA(Pin Grid Arr ay 8 9 などがある。Q F P では、半導体集積回路素子 1.1ぐチャイ に接続されたりードが、マウターリード

る。一方、PGA80では、!Cチャブに接続されるリ ードが、パッケージの下面より、端子(ピンド81とし て導出されてつる。東アドでは、バッケージの外周の4 辺がらしかアッター。一ドが取り出せないため、多ピン 化すなわちアウター、ードに本数を増加させた場合に、 アウターリード相互の問題すなわちピンピッチを洗小化 せざるを得ないが、PGAでは、バッケージの下面全体 をリードの導出空間として利用できるため、端子ビッチ をそれほど狭小化することなく、多ピン化をなすことが 前記回路加工された銅箔層が搭載される半導体素子と前、10、できる。半導体素子で大規模集積化板が半導体素子サイ ズの大型化に伴い、今後、アウターリードの本数は40 $0\sim1000$ 本程度にまで増加すると予想され、この場 台、従来CQRPでは対応困難であると考えられてい

【0J08】PGAに対して半導体集和回路素子のバッ ケージングを行なう場合、下面に夜属製のビン端子があ う付けされかつ上面にはダイバッド及びインマーリード がメタライズ処理によって形成されたセラミック「☆ケ 一ジを使申し、このセラミックバッケージに16チップ 【請求項3】 前記立体印刷基根の形状がスープ皿状で 20 をマウントし、ボンディングワイヤによって10チャブ とインナーリードとの電気的接続を完成させた後、セラ ミックまたは金属製の蓋が取り付けられる。この他、セ ラミック基板あるいはプリント基板上にダイベット及び 10十一リードをパターン形成し、その後、これとなさ ミック基板あるいはブリント基板の下面に雇子を取付 け、してモップを搭載し、最後に全体を検路でモールド することにより P G A 小のバッケージングを行なて方法

【0004】また、従来のQFPの有する問題点を解決 し、アウターリード間隔に独小化に対応できるものとし て、例えば特開卒1-182147号公報に記載された半導体バ ッケージや、本発明者らによる特開平4-6893号三転に記 載された電子回路バッケージがある。特開空1-10037号 公報記載にパッケービは、アルミニウムまたは銅をベー ス金属とし、絶縁層として数十μm厚でエポキシ樹脂だ らなる樹脂層を設け、その後、銅箔を積層してパターニ ングし、プレス加工によって屈曲部を形成したものであ り、中央部に10チップが搭載され、周辺部が下りター リードとして使用される。また特開平4-6893号公報記載 ゲージ下面から多数導出されている多端子半導体パッケー #0 でパッケージは、金属パース基板に対して折り曲げ加工 まるいは絞り加工を行なってスープ皿状としたものであ ら、開口面から見てその底部に10升ップがでウントさ れ、関目面の周縁部がアウターリードとして使用される ものである。これらバッケージでは、アウターリードが 絶縁層を介して金属基権上に形成された構成となってい るので、アウター(一ドの変形にともなう諸問題を回避 でき、QFPに比べてアウタートード開降を小さくする ことができる。しかしこれらパッケーごでは、基本的に はパッケージの発展1ヶ向からのアウターニート菓子の としてはローーが外層は名方向。に複数本導出されてい、3. 取り出しとなっているので、アウターバート事数を増え

させる場合に限界がある。

(0005) 結局、ある程度以上の多ピン化、多葉子化を実現する場合には、PGAなどのようにパッケージド面からのリード端子など電気的接続部位の導出が不可反となる。PGAの場合、プリント基板へのパッケーにい取付けはピン挿入型の実装となり、プリント基板に設けられたスルーホールにアウターリード端子を差し込む心要がある。しかし、このようなピン挿入型の実装は、設面実装に比べて高密度実装時に実装面積の縮小が困難である。このため、表面実装に適したアウターリード構造 20がさらに求められている。またFGAでは多数のアウターリード端子をろう付けする必要があり、パッケーにプグコストはQFFと比較するとかなり高くなる。

【0006】現在、表面実装に適合させるため、アウド ートード端子を短くしたショートリードPGA。また? ード端子をなくしたBGA(Ball Grid Array)等が開発 されている。図8(a)はBGAの構成の概略を示す下面 図、隠 8 (b) はBGAをプリント基板に実装した状態を 示す模式断面図である。BGA90では、PGAのアウ ターリード端子の代りにボール状の半田パンプ91が (20) ッケージド面に形成されている。プリ、ト基板を2に上 GA90を実装する場合、半田パンプ91を電気的接続 部位として、リフロー加熱によりプリント基板を2上の バッドと電気的に接続させている。BCA90では、I でチップ93は、セラミックないしガースエボキシ製の 基板94上にダイバッド95を介して搭載されており、 基板94上の鋼箔配線96(インナーリード)に対して ポンディングフィヤ97によって接続されている。さら に、基板94を貫通するスルーナールピア98が設けら れ、このスルボールピア98を介して銅箔配線96と半 30 田/17711上が電気的に接続されている。さらに、1 じチャプと3や銅箔配線と6、ガンディングショヤ97 を封止するために、土ホキシなとは心なるモールド村り 9が基板94の上面に設けられてつる。

【でりです】しかし上の人においては、パッケージト面に形成される年田パンプの高さが不揃いになりやすく、プリント基板への実装時に接触不良が発生しやすいという問題点のほか、一度表面実装した後にパッケージを取り外した場合には、年田パンプを再度形成する必要があるなどの問題点がある。

[3000]

れかつ前記鎖語層に回路加工が行なわれた金属へ一尺基板を用い、前記金属ペース基板に折り曲げ加工あるいは 数り加工を行なうことによりつば部を備えた形材とされ た立体印刷基板により構成される。半導体素子搭載用の 多端子半導体バッケージにむいて、前記つば部面上に複数の突起部が設けられ、前記回路加工された銅箔層の一端側が前記突起部の表面に露出し、前記回路加工された 銅箔層が搭載される半導体素子と前記突起部との電気的 接続に使用される。

[0.01.01

【作用】本発明の多端子半導体パッケージでは、つば部 に形成され鉤箔層の一端が露出する突起部が、この多端 子半導体バッケージと他のプリント配線基板などとの電 気的接続部位として使用される。すなわちこの疾起部 は、PGAバッケージでのアウターリード端子や、BG Aバッケージでの半田バンプに相当することになる。本 発明の多端子半導体パッケージは、従来のPGAと比較 してピン状のアウターリード端子を取り付ける必要がな く、また金属ペース基板に曲げ終り加工やプレス加工を 施すことで突起部を形成できるので、パッケージ形成工 程が廉価に行なえ、かつアウターリード端子をそう付け するよりもピンピッチを狭小化でき、さらなる多端子 化、多ピン化が可能である。突起部が金属ペース基板と 一体化した構成となっているので、BGAと比較して、 一度表面実装された半導体バッケージを取り外し再度そ のままで表面実装すること可能である。

【0011】本発明の半導体バッケージにおいて 金属 ベース基板を構成する金属板としては、厚み0 05~2.0mm程度がものが使用されるが、好ましくは厚さ0.1~1.0mmのアルミニウム、洋白や真鍮等の鋼合金、銅、銅グラッドインバー、ステンレス質、鉄 ケイ 美鶏、電解酸化処理されたアルミニウム等を用いることができる。

【0012】本発明に用いられる絶縁層としては、例えば、エボキシフナート」、ピステレイミド等の熱機化性 樹脂、及びボリアミドイミト、ホリスルフォン、ポリバ ラバン酸、ボリフェニレンサルファイド等の熱可塑性樹脂、及び熱可塑性ボドイミドの前駆体であるボリアミド 酸フェスを加熱イミド化して得られるものを使用できる。あるいは耐熱性有機最分チフィリム、例えばボリイミド、ボリエニティスル

TRUE COME

いてきたば、熱点関性であれる上がでしていま式も点と句話であっている。 と気軽であってき、あるいはピード、乾燥して得るだな

これもは、また熱心蜘性ポースをみの押し出し成形です。

[・]対抗戦がも同じ。 大麻電製技術が使用できる。機能な多姿がは遺体。 か - ごを推供することにある。

¹⁰¹⁹

^{ி⊈}இத்தி நிறியாத்தி இதிக்கி இந இதிக்கி இதிக்க

a the second

ド酸ワニス あるいは熱可塑性ポリイミドを塗布し乾燥 し、積層させてもかまれない。

【0 0 1 3】前述の絶縁層材料を組み合わせて用いるこ とも可能である。さらに、放熱性を向上させる目的で 曲げ等の機械加工性を阻害しない範囲で、前記絶縁層に 無機ですった加えても構わない。これらフィラとして は、アルミナ、シリカ、炭化ケイ素、窒化アルミニウ ムー変化士の素等が挙げられる。

【り014】このような絶縁層のうち、本発明において 性ポリイミドであって、ガラス転移温度 (Tv) が1.6 0 に以上3 5 0 に以下であり、J 1 S (日本工業規格・ 一〇231×に規定された方法により測定される破断時 の伸び率が30%以上のものである。ガラス転移温度を 上述のように規定することにより、金属板ー銅箔層間の 接着強度とロイヤボンディンプ時の熱信頼性がごもに緩 れたものとなる。また伸び割30%以上とすることによ り、機械加工時の信頼性が優れたものとなる。このよう な熱可塑性ポリイミドにおいても、もちろん無機フィデ を握入することができる。

【0015】本発明において、導体層形成に使用される 銅箔層には、比較的に安価に容易に入手可能な、市販ご 電解銅箔、圧延銅箔等が用いられる。本発明において は、回路加工された網箔層が、インナーリードおよびで ウターリートに相当する。銅箔層の回路加工の方法とし ては、通常σ プリント配線基板で使用される公知のパタ ーニング (エッチング) 法などが使用できる。

【0016】パターニングされた銅箔層表面には、後述 のワイヤボンディングを行なうために、N:「Auメッ す、Agメッキ等のメッキ処理を行なうことが好まし、30 印刷基板としてスープ皿状に絞り加工や曲げ加工を行な。 い。このメッキ処理は、各部の曲げ加工を行なう前に実 施することも可能であるが、曲げ加工後に行なう方が、 信頼性の面で優れている。

【0017】金属板、絶森帽、銅箔層を相互に積層する 方法としては、熱コール法や熱プレス法等がある。また 金属板上に絶縁層を形成後、萃着法またはメッキ法など で導体層としての銀箔層を形成するビルドア・プ法も使 用可能である。

【0.018】本発明において、放熱性の改善のためなど に半導体集積回路拳子を全属机上に直接搭載するときに 40 は、金属バース基板上の絶縁層を除去する必要がある。 絶縁層を除去する方法として、熱ブレス法における場合 には、除去部分を打ち抜き加立するが、または熱ブレコ 後のNCルータによる規制除去、ウェットまたはドライ エッチング法、レーザ加工法が用いられる。

【0019】絶縁層がポリイミトからなる場合、ウェッ トエッチングとしては、アルカリ路被エッデングが用い られ、例えば水酸化カリウム、水酸化ナトリウム等のア ルコール溶液を用いることができ、必要に応じてこれに ヒトラジン化合物を加えてもよい。

【0020】ドライエッチングとしては酸素プラズマを 用いたプラブマ灰化法や反応性イオンエッチレグ法等が あり、必要に応じてごと、等のサルオロカーポン系のガ スを混合してもよい。1 一ザ加工法としては、エキョマ レーザや検配ガスレーザーYAGレーザなどを使用する 方法があり、エギシマレーザとしては例えばA r F 系及 びKェF平のものを挙げることかできる。

【0021】本発明における絞り、曲げ機械加工は、通 常の企製を用いたプレス加工で行なうことができる。国 |最も好ましいものは、主鎖にイミド構造を有する熱可塑||10|||路加工された銀箔層を絞り加工時に保護するために、金 型表面に樹脂をコートして用いたり、銅箔層の配線パタ ーン形状に合むせて金型に四形状を設けてもよい。 探紋 り、抽率半径が小さい曲げ加工においては、熱をかけて の加工や、絶解層を溶剤等で腫爛させる等の処理を行な ってもよい。

> 【0.0.6.2】 本発明の半導体バッケーがの断面形状は適 官選択し得るが、加工の優位性からたとえばスープ風型 とし、その風由部での曲字半径が 0.1 mm~ 5.0 mm の範囲となるように加工を行なうことが寧ました。 後述 20 の実施例では1 0 mmとした。

【0023】つば部に形成される複数の疾起部は、加工 こ優位性及びプリント基权への電気的接続信頼性を考慮 して、その形状は例えば半球状とする。あるいはこの形 料は、円錐、三角錐などの錐状や、方形すなわち四角柱 などの角柱状とすることも可能である。いずれの形状に せよ、各突起部の頂点 (原面) が同一平面に対して実質 的に接するようにすることが望ましい。つば部に設ける 式る突起部の形成汚法としては、殺り機械加工や、通常 ○金型を用いたプレス加工で行なうことができる。立体 うときに、つば部面に同時にプレス加工で突起部を形成 することも可能であるし、スープ皿状に加工した後、独 の金型を用いたプレス加工で突起部を形成することも可 能である。突起部において、接続信頼性を高め、絶縁層 や銅箔層に損傷が生じることを助ぐために、その曲率半 径は、 $0.1\sim 2.0$ mmの範囲となるようにすることか 室ましい。後述の実施例では曲率半径を0.5mmとし た。さらに、ブリント基板への実装時における金属板側 との短絡を防ぐために、突起部はつば部の外周端から 0.05mm以上離れても成されるようにすることが望 ましい。また、突起部相互の短絡を防ぎ、疾起部間に配 料 ベター)などを通過させるために、個々の突起部が各 々り、1mm以上離れて形成されるようにすることが望 ましい。

【①02は】本発明の半導体バッケージと半導体集積回 路集子とに接着には、ダイポンディングとして金ーシリ コン共晶を用いた熱圧着法、あるいは導電性接着樹脂を 用いる方法 半田メーキ、金メーキ、鑑メーキ等が用い られる。半導体集積回路素子と配線パターンである回路 Sal 加工された銀箔層との電気的接続には、ロイナボンディ

シグ法またパンプ形成を用いたプリップモップ法などか 用しられる。

【0025】本発明の多端子半導体ペーカーミ上に搭載 される半導体集積国路素子の個数は1両に限定されるも J ではなく、複数個の井子を搭載することも可能であ 3. 複数個の発子を搭載する場合、各条子間に指揮の配 森は、飼箔層を用いるか、またはポンディンプロイヤを 併用する方法を採用する。また搭載した半導体集積回路 素子は一般に気密封止されるが、気密封止には、例えば エポキシ樹脂等によるトランスファモールド战形または 10 ポッティング法を使用することができる。封止樹脂には 放熱性及び熱膨張係数整台等の理由により、必要に応じ て無機フォラ(アルミナ、シリカ、窒化アルミニウム、 窒化ケイ素、窒化ホウ素、族化ケイ素など)を混入す。

【(1026】本発明の半導体ハッケージをプロント基板 に表面実装する場合には、表面実装法として通常の半田 グリーム印刷法が使用される。半田グリームとしては、 不定形状あるいは球形の共晶平田 (Sn63%、Pb3 7%) または高温半田 (Sn5%、Pb95%) などの 20 **丰田粒子を含むものが使用できる。半田クリームの印刷** 後、自動搭載機によりプリント基板上に本発明の半導体 パッケージを搭載し、リフロー炉を用いて半Ⅲ付けを行 なう。リフロー炉としては、赤外線加熱及びエアー併用 タ1プ、窒素リフロー、及びベーバーフェイプタイプの ものなどを使用することが望ましい。

[0027]

【実施例】以下、本発明の実施例について、関面を参照 して説明する。

【0028】《第1実施例》出1(a)は本発明の第1実 *30* 絶例の半導体は…ケードの上面図、図 1 bi. (c)はそれ ぞれこの中導体で、キープの側面区、上面斜視図であ I、図2は、以1(a)のAーA、線での断面図である、

【真(29】この半導体(ホニー)】(は、半導体集権 ごチャプ・11を搭載するものである。半 導体パッケーご)()は、金属板)に出て絶縁層13を介 2 で銅箔屑14が積層された金属ペース基板25を使用。 し、銅箔層14に対して回路パターンを形成した後に、 金属ペース基板25に対して折り曲に加し起るいは較り らに関ロ面15の周線に形成されたつば部16の表面に

無電解メッキ法により厚さ $0.05 \sim 0.1 \mu m$ の金(A u 「 巖 (本図表) お狂吠されている。

【0.0.3.0】突起部1つの形状は半珠状であって。アン で皿状部の展面とは逆方台(PIIO)和よび図2におい | 寸区示下方向・に関出している。各院起部17の第点 は、同一平面に対して実質的に接するようになっても り、後述の説明から明らかなように、この平面は「この 半導体パッケージが実装されるプリント基板に相当す る。スープ皿状部の各屈曲部、すなわち底面を取り囲む | 阻曲部18と、つば部16および関コ面15の境界に位 置する屈曲部19は、いずれも曲率半径(内半径)が 1,0mmとなるように加工されている。半球状の突起 部17の曲率半径(外半径)は0.5mmとなってい

【0031】図3は、この半導体バッケージ10を開口 面15側から見た図である。銅箔層14は、回路加工に よって、突起部17にそれぞれ対応する配線パターンと されており、各配線パターンの一端側は突起部17に至 ってその突起部17の外周に沿った形状の円形部となっ ている。したがって 突起部17の表面は配線パターン によって優われており、これによって突起部17におい て配線バターンすなわち網箔層14が露出する構成とな っている。各配線パターンの他端側は半導体集積回路素 子 1 1 の近傍のインナーリード領域にまで延びている。 【0032】突起部17の外周部からつば部16の外周 端までの距離、すなわち図3のxは、0.05mm以上 となっている。これは、この半導体バッケージ10を他 のプリント基板などに実装する際に手田の回り込みなど

によって突起部17と金属板12とが短絡することを防 ぐためである。また、隣接する突起部17の間に、他の 突起部でてへの配線バターンを通過させるために、これ 市職接する突起部1.734外局部相互ご間隔、すなたち以 3で中は、C. 7mm以上に設定されている。

[0~33] 金属樹 1 2 Eしては厚み 0, 2 mmご 鋼板 を明に、絶縁器1821では、同共東圧化学(株・製の |熱可塑性ボリイミトの中からガラス転移温度が160℃ ~ 3 5 0 ℃であって!1 5 - 0 2 3 1 8 に規定される伸 び率が30%以上であるものを選択して使用した。絶縁 图13の埋みは20mmとした。網箔層14としては厚 かにを行なって関ロ面16を有するスープ加味にし、さした。さした日から調節を用い、金属板12、絶縁層13枚び 鋼箔層ではは熱プレス法により相互に接着・積層を行な

大都番目では許りで立れるのは触嫌され、けいには解説。 いくわていて、また、御路、ターには10歳の力を観路層 ふすご表面では、曲げ絵とがりを行なった後に、無電解

葉橋、稲美としても遺伝 ニュー ししょうりゃ アースステートは、ゲーン 工业会晶法 海電性接着 前にきるいはませ、中、節マーキ等には一て接合されて 8 : 5 1.

半導体集積回路素子11の近傍にまで延びているが、配 線 ペターンのインナーリート部に相当するボンディング 飯城と半導体集積回路素子11とが、ボンディングワイ ヤコロによって電気的に接続されている。

【①)35】さらに、半導体集積回路素子11及びポン ディングワイヤミ()の気密封土のために、つば部16を 除いて、トラレスファモールド成形によって、フィラ (アルミナ、シリカ、電化アルミニウム、電化ホウ素 等) 犬りのエポキシ樹脂21が充填されている。エオキ より、半導体パッケージ100機械的強度も向上する。 【ささ36】次に、この半導体パッケージのブラント基

板との表面実装について、図りを用いて説明する。

【ロロ37】プリント基板22への半導体パッページ1。 ()の実装は、発起部17において露出している銅箔層1 4とプリント基板22上のパッド(不図示)とを半田ス ィレート23によって接合することにより、すなわち通 常で手田クリーム印刷法によって行なわれる、まず、突 起部17に対向する位置にバッドは呼吸されたでリント 搭載機によって半導体パッケージをプリント基板上に搭 載し、最後のリアロー炉によってリアロー加熱を行なう。 ことにより、牛導体パッケージ100表面実装が完了す。

【ロ038】「第2実施例』上述の第1実施例において 突起部17は2列格子で計72個設けられていたが、本 発明の多端子半導体で、ケージでの発起部の配置および 個数は任意である。図るに示す半導体パッケーご30で は、半球状の突起部31の血率半径を小さりし(例えば) - 0.25mm·、開口面を囲む各辺のつば部において3-30-【国面の簡単な説明】 列以上あるいは千鳥格子状に突起部31を配列すること により、限られた面積内により多くの電気的接続部位を 設けることが可能となる。

【0039】また、突起部の形状は半球状に関じれるも のではない。図 $6(a)\sim c$)に示されるように、突起部を 形成する際の絞り加工キブレス加工によって絶緯層13 及び銅箔層14が損傷を受けることがなく、プリント基 板への接続信頼性が保たれる範囲において、種々の形状 とすることができる。図 6 tarに示したものでは、突起 部30は半球を開き方向に長回した刑状となっている。 40 る鉄起部の配置を示す例である。 図6(t)に示したものでは、突起部33は、さらに高さ 方向に長くした形状であって、円錐状に近い形料となっ ている。図6(c)に示したものでは、突起部34は角柱 、方形に株となっている。この他、三角錐状の突起部と することも可能である。

[0040]

【発明の効果】以上説明したように本発明は、絶縁層を 作して回路加工された銅箔層を有する金属バード基板を 使用し、金属ペース基板に折り曲げ加工あるいは絞り加 1.を行なうことによりつば部を備えた形を占し、さらに*一部*。1.1

つば部面上に複数の突起部を設けて他のプリント基板な と上の電気的接続品位とすることにより、PGAにおけ るようなアウターリード端子のろう付け作業やBGAに まけるような単田バンブの心臓を行なうことなしに、廉 佃に多端子(多ビレ)の生導体パッケージを作製するこ とができるという初果がある

10

【0041】本格明の多純子半導体パッケージの外部接 統端子数は、パーケージの下面の全領域を使用できるB GAと比較すればめまものの、PGAと比較した場合に シ虧脂21を半導体パッテージ1項内に完填することに10 は10日の日のビンピッチよりも発起部のピッチを狭小化 できるため、PGAの1.5~2倍程度まで外部接続端 子数を増加させることが可能である。この場合の突起部 相互のピッチは、QFPによる表面実装時に問題になる ような 0.3~0 5mm 程度の独小ビッチである必要は な $1, 0.8 \sim 1$ 0.000 0.000 0.000 0.000端子数を確保することができる。

【0042】本発明の多端子半導体パッケージにおい て、つば部に設けれる突起部は、金型等による機械的加 工により金属ペース基板自身で形成されるため、FGA 基板を用意してバッド上に半田ケリームを印刷し、自動 20 に申いられる半田バンでより形状の安定性が良く、また 高さの不揃いを小さくすることができる、一度プリント 基板に装面実装された後に修理などで取り外した場合で あっても、再度そのままで表面実装を行なっことが可能 である。

> 【0043】本発明の多端子半導体パッケージは、ダイ ボ、ディングや、フィヤボンディング技術、あるいはブ リエト基板への表面実装技術など、従来からの技術を適 用することが可能なまで、主導体集積回路用のバッケー ジニ多ピン化に寄与することが大である。

【Б1】(a)は本発明の第1実施例の半導体ペッケージ を出す上面図、(t)、(c)はそれぞれ図1 a の半導体付っ ケージの側面図。上面斜視的である。

【142】図I (a のA-A) 線での断面図である。

【に3】図I(a)の手導体バッケージをその開口面側が ら見た図である。

【四4】 B 1 (a) に半導体 ロッピージをプリント基板上 に実装した状態を示す断面限である。

【la5】本発明の第2実施例の主導体バッケージにおけ

【図 6】(a), (b), (c)はそれぞれ突起部に形状を示す破 断斜視医である。


【艮7】従来の半導体ベッケージの一例であるPGAの 構成を示す終視図である。


【I. 8】 (a)は従来の半導体パーケージの一例であるB 3点の構成を示す下面図。(b)はブリント基板上へのB GAの実装が法を示す模式断面図である。

[符号の説明]

1020 半導体 "ったージ

牛具体集積回路基子





_(A) € ι

コロントボーナの続き

(□)、発明者 - 星野 - ▲蝦▼

一种泰用県城東市党区管門100番的 三井 東日化学株式会社内